

Computer System Architecture


M. Morris Mano

معماری کامپیوتر

مدرس: دکتر پدیداران مقدم

Padidaran@gmail.com

2-4 رجیستر یا ثبات (Registers)



Chap 2. Digital Component

ثبات ها از گروهی از فلیپ فلاپ ها تشکیل شده اند که هر فلیپ فلاپ قابلیت ذخیره سازی یک بیت را دارد. بنابراین یک رجیستر n بیتی از n فلیپ فلاپ تشکیل شده است که قابلیت نگهداری n بیت را دارد.

حافظه های داخلی CPU، رجیستر هستند.

برای ساخت رجیسترها از فلیپ فلاپ D استفاده می شود.


پاک کننده، فعال سطح منفی است (سطح منفی یعنی با ۰ ولت کار می کند) چون سطح منفی به طور تصادفی با نویز تولید نمی شود.

خط بارشدن: خط بار شدن اگر یک شود فلیپ فلاپ ها ورودی را می پذیرند به خاطر اینکه از ورودی های ناخواسته به فلیپ فلاپ جلوگیری کنیم.

در شکل مقابل یک ثبات (رجیستر) ۴ بیتی نشان داده شده است.

2-4 رجیستر یا ثابت (Registers)

39



■ ثابت ۴ بیتی با بار موازی

2-5 شیفت رجیسترها (Shift Registers)


40

ثباتی که قادر است اطلاعات دودویی را در یک یا دو جهت انتقال دهد، شیفت رجیستر نامیده می شود. شیفت رجیستر از زنجیره ای از فلیپ فلاپ های متوالی تشکیل شده که در آن خروجی یک فلیپ فلاپ به فلیپ فلاپ بعدی منتقل می شود.

دو نوع شیفت داریم:

(۱) سری

(۲) موازی





شکل 2-9 شیفت رجیستر چهار بیتی

2-5 شیفت رجیسترها (Shift Registers)

41

شیفت رجیستر با انتقال دوطرفه





Chap 2. Digital Component

2-5 شمارنده ی دودویی:

یکی دیگر از قطعاتی که در CPU است شمارنده دودویی (Binary Counter) است.

شمارنده ها مجموعه ای از فلیپ فلاپ ها هستند که حالات از پیش تعیین شده دودویی را تعیین می کند یک شمارنده دودویی n بیتی مجموعه ای از n فلیپ فلاپ است که دارای 2^n حالت مختلف است و از صفر تا $2^n - 1$ را می شمارد.

دلایل استفاده از شمارنده عبارت است از:

شمارش تعداد رویدادهای یک واقعه (the number of occurrences of)

تولید سیگنال های زمان بندی برای کنترل توالی عملیات در یک کامپیوتر دیجیتال.

شکل 2-12 شمارنده ی دودویی با بار شدن موازی

2-7 واحد حافظه (Memory Unit)

➤ واحد حافظه :

- مجموعه ای از سلول های ذخیره سازی به همراه مدارات لازم برای انتقال اطلاعات به داخل و خارج آن هاست. حافظه اطلاعات دودویی را به صورت دسته هایی از بیت به نام کلمه ذخیره می کند. ساختمان درونی یک واحد حافظه به وسیله تعداد کلمات آن و تعداد بیت های هر کلمه مشخص می شود.
- سائز خانه را با n نمایش می دهیم و
- تعداد خطوط آدرس را با k نمایش می دهیم.
- اگر k خط آدرس داشته باشیم 2^k خانه داریم.
- یک سری خطوط برای داده - یک سری برای آدرس - یک سری برای کنترل
- دو نوع کنترل در حافظه اتفاق می افتد: خواندن از حافظه - نوشتن بر حافظه
- خواندن از حافظه: یعنی انتقال اطلاعات از داخل حافظه به خارج حافظه (بر روی CPU یا گذرگاه)
- نوشتن بر حافظه: یعنی انتقال اطلاعات از خارج به داخل حافظه



2-7 واحد حافظه (Memory Unit)

دو نوع حافظه داریم:

حافظه با دسترسی تصادفی (RAM)

حافظه فقط خواندنی

44



Chap 4. Register Transfer and Micro operations

- زبان انتقال ثبات
- انتقال ثبات
- انتقال حافظه و گذرگاه
- ریز عمل های حسابی
- ریز عملهای منطقی
- ریز عمل های شیفت
- واحد شیفت حسابی

- در طراحی سیستم های دیجیتال از طراحی ماژولی استفاده می شود.
- ماژول ها از اجزایی مانند ثبات ها , دیکدرها , عناصر حسابی و منطقی ساخته می شود.
- ماژول های مختلف با مسیر های مشترک و کنترل به هم متصل می شوند تا یک کامپیوتر دیجیتال به وجود آید

➤ ریز عمل (Micro operations):

- عملیاتی که روی داده های ذخیره شده در ثبات ها صورت می گیرد ریزعمل نامیده می شود

➤ زبان انتقال ثبات

- نحوه ی بیان نمادین برای انتقال های ریزعملی در بین ثبات ها و حافظه زبان انتقال ثبات ها خوانده می شود

انواع ریز عمل ها در کامپیوتر پایه:

ریز عمل ها در واحد ALU به چهار دسته مختلف تقسیم می شوند:


ریز عمل های انتقال ثبات

ریز عمل های حسابی

ریز عمل های منطقی

ریز عمل های شیفت

تصمیم گیرنده در این مدار CU می باشد.



رجیستر های داخل سیستم , هم سایز هستند برای انتقال اطلاعات از R1 به R2 نیاز به n تا خط داده داریم
 خط load اگر فعال باشد رجیستر داده می پذیرد.
 هر خط کنترلی به واحد CU در CPU وصل می شود.
 اگر خروجی R1 به R2 وصل باشد در صورتی که load مربوط به R2 فعال باشد , عمل انتقال از R1 به R2 انجام می گیرد


4-1 زبان انتقال ثباتی (Register Transfer Language)

49


➤ R1 به R2 منتقل خواهد شد به شرط آن که p فعال باشد.

➤ انتقال ثبات R1 به R2 زمانی که P=1 باشد.

P: R2 ← R1



الف) بلاک دیاگرام




ب) دیاگرام زمانی

دو شرط لازم برای پذیرش ورودی توسط رجیستر:

(۱) با پالس مثبت یا لبه فعال باشند

(۲) به طور همزمان ورودی بار کردن هم یک باشد.

گذرگاه مشترک:




➤ زمانی که انتقال اطلاعات بین بیش از دو ثبات باشد مثلا ($R1$ و $R2$ و $R3$) از گذرگاه داده یا گذرگاه مشترک استفاده می شود.

➤ ساختار یک گذرگاه از مجموعه ای از خطوط مشترک تشکیل شده است که تعداد آن ها یک خط به ازای هر یک بیت های ثبات است و از طریق آن ها اطلاعات دودویی انتقال می یابد. گذرگاه مشترک زمانی استفاده می شود که سیستم دارای چندین ثبات است و انتقال اطلاعات بین ثبات ها مورد انتظار است.

➤ گذرگاه یک مسیر (متشکل یک گروه از سیم ها) که اطلاعات روی آن منتقل می شود. انتقال می تواند از منابع مختلف به مقاصد مختلف باشد.

طراحی گذرگاه مشترک از دو طریق امکان پذیر است:

۱. با استفاده از مالتی پلکسر
۲. استفاده از بافرهای سه حالت



سیستم گذرگاه برای چهار ثبات با استفاده از مالتی پلکسر

گذرگاه مشترک:

2. استفاده از بافر های سه سه حالت


گذرگاه با بافر سه حالت

سیستم گذرگاه با استفاده از استفاده از بافر های سه حالت


بافر سه حالت

52

Normal input A
Control input C



Output Y=A if C=1
High-impedance if C=0



انواع ریز عمل ها در کامپیوتر پایه:

53

ریز عمل ها در سیستم کامپیوتری به چهار دسته مختلف تقسیم می شوند:

ریز عمل های انتقال ثبات

ریز عمل های حسابی

ریز عمل های منطقی

ریز عمل های شیفت

مروری بر ریز عمل های انتقال ثبات:

نمایش سمبلیک	شرح
$A \leftarrow B$	انتقال از ثبات B به ثبات A
$AR \leftarrow DR(AD)$	انتقال قسمت AD از ثبات DR به ثبات AR
$A \leftarrow \text{constant}$	انتقال مقدار ثابت باینری به A
$BUS \leftarrow R1, R2 \leftarrow BUS$	انتقال همزمان از R1 به گذرگاه و از گذرگاه به R2
AR	ثبات آدرس
DR	ثبات داده
M[AR]	کلمه حافظه مشخص شده با ثبات AR
M	گاهی اوقات به جای M[AR] به کار می رود.
$DR \leftarrow M[AR]$	انتقال از کلمه مشخص شده با AR از حافظه به ثبات DR
$M[AR] \leftarrow DR$	انتقال از ثبات DR به کلمه مشخص شده با آدرس AR به حافظه

نمایش سمبلیک	شرح
$A \leftarrow B$ $AR \leftarrow DR(AD)$ $A \leftarrow \text{constant}$ $BUS \leftarrow R1, R2 \leftarrow BUS$ AR DR $M[AR]$ M $DR \leftarrow M[AR]$ $M[AR] \leftarrow DR$	<p>انتقال از ثبات B به ثبات A</p> <p>انتقال قسمت AD از ثبات DR به ثبات AR</p> <p>انتقال مقدار ثابت باینری به A</p> <p>انتقال همزمان از R1 به گذرگاه و از گذرگاه به R2</p> <p>ثبات آدرس</p> <p>ثبات داده</p> <p>کلمه حافظه مشخص شده با ثبات AR</p> <p>گاهی اوقات به جای M[AR] به کار می رود.</p> <p>انتقال از کلمه مشخص شده با AR از حافظه به ثبات DR</p> <p>انتقال از ثبات DR به کلمه مشخص شده با آدرس AR به حافظه</p>


انواع ریزعمل ها در کامپیوتر پایه:

ریزعمل های حسابی:

جمع کننده دودویی:

55


نمایش سمبلیک	شرح
$R3 \leftarrow R1 + R2$	جمع
$R3 \leftarrow R1 - R2$	تفریق
$R2 \leftarrow R2'$	مکمل یک R2
$R2 \leftarrow R2' + 1$	مکمل دو R2
$R3 \leftarrow R1 + R2' + 1$	تفریق
$R1 \leftarrow R1 + 1$	افزایش یک واحد
$R1 \leftarrow R1 - 1$	کاهش یک واحد




انواع ریز عمل ها در کامپیوتر پایه:

56

جمع کننده-تفریق کننده دودویی (Binary Adder-Subtractor)




افزایشگر دودویی (Binary Incrementer)



انواع ریز عمل ها در کامپیوتر پایه:

مدار عملیات حساب 4 بی‌تی:



S1	S0	Cin	Y	Output	ریز عمل ها
0	0	0	B	$D = A + B$	Add
0	0	1	B	$D = A + B + 1$	Add with carry
0	1	0	B'	$D = A + B'$	Subtract with borrow
0	1	1	B'	$D = A + B' + 1$	Subtract
1	0	0	0	$D = A$	Transfer A
1	0	1	0	$D = A + 1$	Increment A
1	1	0	1	$D = A - 1$	Decrement A
1	1	1	1	$D = A$	Transfer A

انواع ریزعمل ها در کامپیوتر پایه:

ریزعمل های منطقی

58

x	0 0 1 1	<i>Boolean Function</i>	<i>Micro-Operations</i>	<i>Name</i>
y	0 1 0 1			
	0 0 0 0	$F_0 = 0$	$F \leftarrow 0$	Clear
	0 0 0 1	$F_1 = xy$	$F \leftarrow A \wedge B$	AND
	0 0 1 0	$F_2 = xy'$	$F \leftarrow A \wedge B'$	
	0 0 1 1	$F_3 = x$	$F \leftarrow A$	Transfer A
	0 1 0 0	$F_4 = x'y$	$F \leftarrow A' \wedge B$	
	0 1 0 1	$F_5 = y$	$F \leftarrow B$	Transfer B
	0 1 1 0	$F_6 = x \oplus y$	$F \leftarrow A \oplus B$	Exclusive-OR
	0 1 1 1	$F_7 = x + y$	$F \leftarrow A \vee B$	OR
	1 0 0 0	$F_8 = (x + y)'$	$F \leftarrow (A \vee B)'$	NOR
	1 0 0 1	$F_9 = (x \oplus y)'$	$F \leftarrow (A \oplus B)'$	Exclusive-NOR
	1 0 1 0	$F_{10} = y'$	$F \leftarrow B'$	Complement B
	1 0 1 1	$F_{11} = x + y'$	$F \leftarrow A \vee B'$	
	1 1 0 0	$F_{12} = x'$	$F \leftarrow A'$	Complement A
	1 1 0 1	$F_{13} = x' + y$	$F \leftarrow A' \vee B$	
	1 1 1 0	$F_{14} = (xy)'$	$F \leftarrow (A \wedge B)'$	NAND
	1 1 1 1	$F_{15} = 1$	$F \leftarrow \text{all 1's}$	Set to all 1's

انواع ریز عمل ها در کامپیوتر پایه:

ریز عمل های شیفت:


در سیستم های دیجیتال سه نوع شیفت مختلف وجود دارد:

شیفت منطقی

شیفت چرخشی


شیفت حسابی

عملیات شیفت به راست:



A left shift operation

عملیات شیفت به چپ:




انواع ریز عمل ها در کامپیوتر پای ه:


➤ **شیفت منطقی:**

➤ در شیفت منطقی بیت ورودی صفر است.

➤ شیفت منطقی به راست:



➤ شیفت منطقی به چپ:



➤ در زبان انتقال ثبات از علائم زیر استفاده می شود:

➤ ***shl*** شیفت منطقی به چپ

➤ ***shr*** شیفت منطقی به راست

➤ **مثال:**

➤ **$R2 \leftarrow shr R2$**


➤ **$R3 \leftarrow shl R3$**

انواع ریز عمل ها در کامپیوتر پایه:


شیفٹ چرخشی:

در شیفت چرخشی بیت ورودی سریال، بیت خروجی از سمت دیگر ثابت است.

شیفٹ چرخشی به راست:



شیفٹ چرخشی به چپ:



در زبان انتقال ثبات از علائم زیر استفاده می شود:

cil شیفت چرخشی به چپ

cir شیفت چرخشی به راست


مثال: $R2 \leftarrow cir R2$

$R3 \leftarrow cil R3$
انتقال ثبات ها و ریز عمل ها


انواع ریزعمل ها در کامپیوتر پایه:

شيفت حسابی

- شيفت حسابی برای اعداد علامت دار معنی دار است.
- شيفت حسابی به چپ عدد درون ثبات را در ۲ ضرب می کند.
- شيفت حسابی به راست عدد درون ثبات را بر ۲ تقسیم می کند.
- مهمترین ویژگی شيفت حسابی آن است که به هنگام شيفت (ضرب و تقسیم) علامت ثبات را حفظ می کند.
- شيفت حسابی به راست:




شيفت حسابی به چپ:



انواع ریز عمل ها در کامپیوتر پایه:

واحد عملیات شیفت، منطقی، حسابی:



S3	S2	S1	S0	Cin	عملیات	توضیح
0	0	0	0	0	$F = A$	Transfer A
0	0	0	0	1	$F = A + 1$	Increment A
0	0	0	1	0	$F = A + B$	Addition
0	0	0	1	1	$F = A + B + 1$	Add with carry
0	0	1	0	0	$F = A + B'$	Subtract with borrow
0	0	1	0	1	$F = A + B' + 1$	Subtraction
0	0	1	1	0	$F = A - 1$	Decrement A
0	0	1	1	1	$F = A$	Transfer A
0	1	0	0	X	$F = A \wedge B$	AND
0	1	0	1	X	$F = A \vee B$	OR
0	1	1	0	X	$F = A \oplus B$	XOR
0	1	1	1	X	$F = A'$	Complement A
1	0	X	X	X	$F = shr A$	Shift right A into F
1	1	X	X	X	$F = shl A$	Shift left A into F